English Translation of JP61-80226

(19) Japanese Patent Office (JP)

(11) Laid-open No.

Sho 61-80226

(43) Laid open Date

April 23, 1986

(12) Patent Laid-open Official Gazette (A) 5

Request for Examination: not made

The Number of Inventions: 1 (14 pages in total)

:

(54) Title of the Invention:

Active Matrix Driving Device

(21) Application No. 10

Sho 59-201529

(22) Application Date

September 28, 1984

(72) Inventor : Osamu ICHIKAWA

c/o TOSHIBA Corporate Research & Development Center

1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi

(72) Inventor: Toyoki HIGUCHI 15

c/o TOSHIBA Corporate Research & Development Center

1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi

(71) Applicant

: TOSHIBA CORPORATION

72, Horikawa-cho, Saiwai-ku, Kawasaki-shi

20

Specification

1. Title of the Invention

ACTIVE MATRIX DRIVING DEVICE

5 2. Scope of Claim

10

15

20

25

[Claim 1]

An active matrix driving device characterized by comprising:

an active matrix part in which switching elements and electrode interconnections for driving the switching elements are formed in a matrix form;

a plurality of switching elements which are provided correspondingly to each interconnection extended from the active matrix part, selectively drive each of said interconnections extended by two-type signals, and are block-segmented by the same number;

first electrode interconnections which are provided at each of said plural block sections, and supply one of said two-type signals to all of said switching elements of each of said block sections; and

second electrode interconnections which are provided correspondingly to the number of the switching elements of said each block section, and supply the other signals of said two-type signals to each one of the switching elements of said each block section.

[Claim 2]

An active matrix driving device as set forth in claim 1 characterized in that switching elements of said active matrix part are comprised of TFTs (Thin Film Transistor).

[Claim 3]

An active matrix driving device as set forth in claim 1 characterized in that electrode interconnections of said active matrix part are comprised of address interconnections and data interconnections.

[Claim 4]

An active matrix driving device as set forth in claim 1 characterized in that each interconnection extended from said active matrix part is the extension of the electrode interconnections of said active matrix part.

[Claim 5]

An active matrix driving device as set forth in claim 1 characterized in that each interconnection extended from said active matrix part is electrically connected to electrode interconnections of said active matrix part by elastomer or a wire bonding method.

[Claim 6]

5

10

15

20

25

An active matrix driving device as set forth in claim 1 characterized in that a plurality of switching elements which selectively drive each of said interconnections extended by said two-type signals are comprised of TFTs (Thin Film Transistor).

[Claim 7]

An active matrix driving device as set forth in claim 1 characterized in that a plurality of switching elements which selectively drive each of said interconnections extended by said two-type signals are comprised of TMG (Transmission Gate) chips.

[Claim 8]

An active matrix driving device as set forth in claim 7 characterized in that said blocks are comprised of TMG (Transmittion Gate) ICs.

[Claim 9]

An active matrix driving device as set forth in claim 3 characterized in that first electrode interconnections for driving said address interconnections are selected by ICs for address selection.

[Claim 10]

An active matrix driving device as set forth in claim 3 characterized in that second electrode interconnections for driving said address interconnections are selected by ICs for an address driver.

[Claim 11]

An active matrix driving device as set forth in claim 3 characterized in that first electrode interconnections for driving said data interconnections are selected by ICs for data selection.

[Claim 12]

An active matrix driving device as set forth in claim 3 characterized in that second electrode interconnections for driving said data interconnections are selected by ICs for data

latch.

5

10

15

20

25

3. Detailed Description of the Invention

[Technical Field to which the Invention belongs]

The present invention relates to a driving device for a display device in which switching elements are arranged in a matrix form, and more particularly to an active matrix driving device which has a peripheral driving circuit.

[Technical Background of the Invention and its problems]

Display devices such as electroluminescence, a light emitting diode, plasma, a fluorescence display part and a liquid crystal can be made thin at their display parts and a growing demand has been made for them to be used as terminal display devices of a measuring apparatus, a business machine and a computer or the like or a special display device. Of these display devices, greater attention has been paid to the liquid crystal display device in view of its low electric power consumption and cost.

Recently, to further improve the performance of the liquid crystal display device, switching elements using thin film transistors formed in a matrix array have been developed. By this method, image data is stored in each dot of a switching transistor matrix provided on a substrate and a change of a liquid crystal layer positioned correspondingly to each dot of the matrix array is held for a predetermined time, thereby a desired image is displayed.

Accordingly, a liquid crystal display device with a switching transistor matrix array performs an almost full-time image display and a high-quality of reproduction image can be obtained.

Meanwhile, as a material for a switching transistor, such as SI, CdSe, Te, CdS or the like in a crystalline, polycrystalline, or amorphous state are used. Above all, the thin film technique for a polycrystalline semiconductor and an amorphous semiconductor can achieve a low temperature process, thereby can form active matrix elements of switching transistors even on a substrate such as a glass substrate which needs to be treated in a relatively low temperature. It is, therefore, possible to produce a large area display device at low cost for practical use.

Conventionally, such an active matrix array substrate was constituted of just a display part, and it was connected to a driving circuit part provided at an external part by a wire bonding

method or the like so as to display images on a matrix array substrate as the display part.

5

10

15

20

25

FIGs. 15(a) and 15(b) show a general connecting method of a substrate display part and a driving circuit substrate in a transmission active matrix liquid crystal display device.

A substrate display part 2 is constituted of a substrate on which a thin transistor array is configured, a substrate formed of a transparent power source on the whole surface facing to the former substrate, and a liquid crystal layer sandwiched between the two substrates. Meanwhile, a peripheral driving circuit 4 is constituted of a PC board having a window in the center to embed the substrate display part 2 and a plurality of ICs 6 peripherally. For holding the substrate display part 2, a transparent holding substrate 8 equipped on the reverse side of the peripheral driving circuit substrate 4 is used, and electrode terminals provided on the periphery of the substrate display part 2 and on the periphery of the window of the driving circuit substrate 4 are mutually connected by a bonding wire 10. Although an IC is used as a chip in this built-up structure, it may also be structured with a DIPIC by making use of the characteristics of a PC board. Further, it is possible to adopt a simple structure without window-opening in the central part of the driving circuit substrate nor a holding substrate if a transparent glass substrate is used in place of a PC board.

However, when an active matrix display device of a large screen with high-definition is structured, the number of terminals provided on a periphery part on a substrate display part increases. Meanwhile, bonding pads of the ICs of the present condition are provided at 4 sides around a chip, and the spacing is 100 to 150 ì m. For this reason, turnaround interconnections are required for peripheral interconnections of the part loaded with IC chips even if a terminal pitch of the substrate display part is 150 to 200 ì m. Therefore, a measure of having multilevel interconnections is taken. The multilevel interconnections on the periphery of the part loaded with these IC chips have been made mostly through a different process from that of the structure of the thin film transistor matrix array part. This led to a low manufacturing yield of the matrix array substrate display part, and further to notable waning productivity as a whole display device because of the defects generating during the manufacture of the IC chips.

FIG. 16 shows a conceptual configuration view of these driving circuits. First, an input signal 12 such as image data, a vertical signal, a horizontal signal, a clock signal or the like from

JP61-80226 5/5

external devices are inputted to a control circuit 14. A clock signal 16 and image data 18a, 18b generated on the control circuit 14 are inputted to image data processing circuits (one line memories) 20a, 20b and image scanning signals 22a, 22b are inputted to line scanning circuits 24a, 24b. Then, signals from the line scanning circuits 24a, 24b and the image data processing circuits 20a, 20b are inputted to a display part 2 and images are displayed on it. A thin film transistor formed inside the display part 2 as a display element array is slow at its response speed, so image data for one line is stored with ICs which can operate relatively at high speed in the image data processing circuits 20a, 20b, and in the line scanning circuits 24a, 24b, what is called a line sequential scanning which can scan at relatively low speed is adopted. Meanwhile, by this method, a scanning process of jumping over line by line is taken: uneven numbers are scanned first as G1, G3,...Gn on the line scanning circuit 24a followed by a scanning of even numbers as G2, G4, G6,...Gn+1 as a television scanning of NTSC system, in consideration of insufficient writing of data corresponding to one line scanning (applying a gate voltage to TFT) when the line scanning increases in number. Further, as a means to moderate a pitch of a terminal corresponding to an image pitch, even and uneven numbers are similarly divided at the image data processing circuits 20a, 20b.

In case of configuring ICs of an existing dual in-line package type or the like on a PC board for these driving circuits, the problem will be solved by manipulating the connection of the ICs to the substrate display part corresponding to the line scanning of even and uneven numbers. However, when IC chips were loaded on the substrate display part as described above so as to miniaturize the whole display device, two types of ICs, each of which has the same function, and output terminals of which were inverted in position were needed for an image data processing circuit and for a line scanning circuit, thereby led to the low productivity of ICs and efficiency of its assembling. Meanwhile, a LSI of a CMOS or the like is used for a peripheral driving circuit in itself for lowering the electric power consumption. For this, 20 to 50 IC chips are needed, resulting in high cost of assembly and IC chips per se as well as the increasing electric power consumption.

Recently, as a means to handle the foregoing problems, considered is what is called an integral display device with a peripheral driving circuit part, formed of a shift register integrally

5

10

15

20

on the periphery of the substrate display part. However, when a shift register is formed with a conventional thin film transistor technique, problems concerning processing precision and a manufacturing process occur because an interconnection pattern of the shift register becomes minute as compared to the display part, and further a response speed becomes late because many distorted signal waveforms occur when a driving circuit of a general MOS structure is configured since the film is thin. Incidentally, the whole driving circuit substrate for a display device becomes defective unless an yield of the shift register is 100%. As shown in a patent laid-open official gazette sho59-58480, in the case where a driving circuit is improved at its speed using clock signals of more than 4 phases or at its yield by providing dummy cells on a shift register, an interconnection pattern becomes highly minute leading to a problem as to the processing precision. Further, a problem of an increase in circuit scale of a peripheral driving part occurs.

Note that, on what is called a simple matrix liquid crystal display device comprising straight row electrodes and column electrodes, driving circuits can be reduced by multiplexing selective scanning operations of the row electrodes according to a patent laid-open official gazette sho59-48738. This method, however, has a problem: in case of 16 x 16 (256) pixels for example, the number of connecting points between a display part and a driving circuit part becomes 256 in column and 32 in row, and after all, the number of connecting points cannot be reduced to a large degree.

Meanwhile, considered is a case where wire connections as memory ICs such as RAMs, data selector ICs and recorder ICs or the like are used. However in that case, a driving circuit which sends stable electrical signals for an active matrix is needed, and a driving circuit which can send a large amount of electrical signals to switching elements of an active matrix part and has a high-speed selective drive operation is also needed.

[Purpose of the Invention]

5

10

15

20

25

The purpose of the present invention is to provide a driving device for a display device which can drive a large number of matrix array terminals of a display part with a small number of ICs for driving without lowering a manufacturing yield of a matrix array of the display part concerning a case of combining the above-mentioned display part of the active matrix array and

JP61-80226

the peripheral driving circuit which drives the display part.

[Abstract of the Invention]

5

10

15

20

25

The present invention is to obtain an active matrix driving device comprising:

an active matrix part in which switching elements and electrode interconnections for driving the switching elements are provided in a matrix form,

a plurality of switching elements which are provided correspondingly to each interconnection extended from the active matrix part and selectively drive each interconnection extended by two-type signals,

a plurality of block sections where the plurality of switching elements are segmented by the same plural number of the switching elements,

first electrode interconnections which are provided at each of the plural block sections and supply one of two-type signals to every switching element of each block section, and

second electrode interconnections which are provided correspondingly to the number of the switching elements of each block section and supply the other signals of the two-type signals to one switching element of every block section.

[Effect of the Invention]

By disposing switching element groups which have the foregoing functions on the periphery of an active matrix display element array on a driving circuit substrate for a display device, the number of integrated circuits which form electrical signals for giving to matrix terminals can be reduced even if there are a large number of matrix terminals. Accordingly, connecting points by a bonding method or the like can be reduced drastically as well as the reduced electric power consumption for driving.

Meanwhile, a high yield can be obtained because rougher patterns than those of the switching elements of the display part matrix array may be used. Further, an active matrix driving circuit substrate which has highly improved productivity and larger flexibility on packaging design can be obtained because an assembly area of the peripheral driving circuit can be reduced as compared to an area of the display part.

Incidentally, a high-speed selective drive operation of an active matrix part can be achieved because the selective drive operation of the peripheral driving circuit according to the

8/8

present invention can be performed at every switching element group (blocks).

[Embodiments of the Invention]

Embodiments of the present invention are explained below with reference to FIGs. 1 to 14. First, FIG. 1 is a plan view of a driving circuit substrate for a display device using an embodiment of the present invention. FIGs. 2 (a), 2(b) and 2(c) are respectively an equivalent circuit diagram, a plan view and its sectional view of a display part which occupies a central region of a driving circuit substrate for a display device as shown in FIG. 1. FIGs. 3 (a) and 3(b) are a plan view and its sectional view of a peripheral driving circuit part which occupies a peripheral region of a driving circuit substrate for a display device. A driving circuit substrate for a display device as shown in this embodiment is formed of address electrodes(32), (32a), (32b),...(32w) for a display part, peripheral source interconnection terminal parts (34a),...(34h), (341), ...(34s) and peripheral gate interconnections(36a), (36b),...(36h) for a peripheral driving circuit part on a transparent glass substrate(30) altogether, further formed of a silicon oxide film(40) which has through-hole parts(38). Semiconductor thin films(42a), (42b),...(42g) of island-shaped patterns formed of amorphous silicon, for example, are provided respectively corresponding to the address electrodes(32a), (32b),...(32w) formed regions on the silicon oxide film(40) of a substrate display part, and also corresponding to the peripheral gate interconnections(36a), (36b),...(36h) formed regions on the silicon oxide film(40) of a substrate peripheral part. Data electrodes(44), (44a),...(44w) are formed connecting to one end of the semiconductor thin film(42) of the substrate display part, and a drain electrode(46) to the other end so as to form switching elements. Peripheral source electrodes(50a),...(50g) are formed connecting to one ends of semiconductor thin films(42a),...,(42g) of the peripheral part of the substrate, and peripheral drain electrodes (52a),...,(52g) to the other ends. Further, portions of the peripheral source electrodes(50a),...,(50g) are connected to the peripheral source interconnection terminal parts(34a), (34b),...(34h) through the through-hole parts(38), and portions of the peripheral drain electrodes(52a),...(52g) are connected to the address electrodes(32a),...,(32w) of the display part through the through-hole parts(38). When such a driving circuit substrate for a display device is used for a liquid crystal display device, a pixel electrode(53) comprised of, for example, ITO(Indium Thin Oxide) has only to be formed

5

10

15

20

connecting to the drain electrode(46) as shown in FIG. 2(b), and further a transparent facing substrate(58) formed of a transparent conductive film(56) comprised of, for example, ITO over its inner side should be provided through a liquid crystal layer(54) on the display part region of the transparent glass substrate(30).

Next, explained is a manufacturing method of the above driving circuit substrate for a display device. First, a Mo film of 2000Å is accreted on the transparent glass substrate(30) of approximately 2mm in thickness and the address electrodes(32a), (32b),...(32w), the peripheral source interconnection terminal parts(34a), (34b),...(34h) and the peripheral gate interconnections(36a), (36b),...(36h) which are to become first layer patterns are formed by a PEP(Photo Engraving Process) technique. Next, the silicon oxide film(40) is accreted on it by 2000Å using a CVD method, and through-hole parts(38) are formed on the desired positions thereof. Then, and amorphous silicon is accreted on it by approximately 3000Å using the CVD (Chemical Vapour Deposition) method and the semiconductor thin films(42a), (42b),...(42g) of island-shaped patterns are formed by the PEP technique.

Then, a transparent conductive layer comprised of ITO of 3000 Å is accreted and the pixel electrode(53) is formed by patterning using the PEP technique. Subsequently, Mo of approximately 500Å and aluminum of approximately 1ì m are laminated by sputtering or deposition and the drain electrode(46) inside the display part, the data electrodes(44), (44a),(44b),...(44w), the peripheral drain electrodes(52),(52a),...(52g), the peripheral source electrodes(50), (50a), (50b), ...(50g) and an IC connecting point for driving which are to become second layer patterns are formed. Thus, a TFT(62) inside the display part and peripheral switching transistor groups(64a), (64b),...(64h) are formed.

Although as shown in FIGs. 1 to 3, the address electrodes(32), (32a), (32b)...(32w) which run on the TFT(62) inside the display part are a first layer, and through-hole parts(38) should be provided by thirling the silicon oxide film(40) as an insulating film to connect the peripheral drain electrodes(52), (52a), (52b),...(52g) as a second layer, no through-hole parts are required for the connection between a peripheral drain electrode(66) and the data electrodes(44), (44a), (44b)...(44w) which run on the TFT(62) inside the display part.

On ends of the gate interconnection parts(36a), (36b),...(36h) and the peripheral source

5

10

15

20

interconnection terminal parts(34a), (34b),...(34h),(34l),...(34s) which connect source electrode parts of the peripheral switching transistor groups(64a), (64b), (64c),...(64h) in common, the driving IC interconnection part (60) is provided so as to be connected to a driving circuit part(not shown in FIGs.) provided outside of the driving circuit substrate(30) by a wire bonding method or a pressure welding with a conductive rubber or the like, thus given desired electrical signals.

On the driving circuit substrate for a display device constructed as the above, the address electrodes(32a),...(32w) of the display part are selected by turning ON the peripheral transistor groups(64a),...(64d) by the gate electrode interconnections(36a),...(36d) and the peripheral source interconnection terminal parts(34a),...(34h) of the peripheral driving circuit part. Similarly, the data electrodes(44a), (44w) of the display part are selected by turning ON the peripheral transistor groups (64e),...(64h) by the gate electrode interconnections(36e),...(36h) and the peripheral source electrode terminal parts(34l),...(34s) of the peripheral driving circuit part. When the driving circuit substrate is used for the liquid crystal display device as shown in FIG. 2, the TFT(62) inside the display part is further selected by selecting the address electrodes(32a),...(32w) of the display part and the data electrodes(44a),...(44w) as the above, and thus pixel electrodes(48) corresponding to each TFT(62) are applied voltages to drive a liquid crystal layer(54). Thus, optional display images are displayed by selectively combining the pixel electrodes(48) arranged in a matrix form.

Note that, in the foregoing embodiment, driving circuit parts such as a selector or a driver are not provided on the peripheral driving circuit part, ICs for data selection(70), ICs for data latch(72), ICs for an address driver(74) and ICs for address selection(72) can be set on the peripheral driving circuit part as shown in FIG. 4.

That is to say, according to the present invention, only an IC for selection and an IC for latch or an IC for a driver and an IC for selection have to be provided correspondingly to each side of an active matrix part, thus a circuit scale can be reduced to a large degree without having a latch function or an amplifying function correspondingly to each data or each address line as the case where a conventional shift register is used.

Meanwhile, the present invention has an advantage of being able to drastically reduce the

JP61-80226

5

10

15

20

number of interconnections of an active matrix driving circuit substrate with esternal devices which are to be image information sources.

Incidentally, as to a driving circuit substrate for a display device according to the present invention, a display part and a peripheral driving circuit part can be separately manufactured, and each terminal of a display part and a peripheral driving circuit part can be connected by elastomor or a wire bonding method. When the display part and the peripheral driving circuit part are manufactured in different processes like this, switching elements on the peripheral driving circuit part may not necessarily be a TFT as the above embodiment. For example, as shown in FIG. 6, the switching elements may be constituted of TMG (Transmission Gate) chips(80) as shown in FIGs. 5(a), 5(b) and 5(c). Further, assembly can be omitted if ICs(82) which are constituted of a larger number of TMG elements are used as shown in FIG. 7.

Next, explained are operations of the present invention with reference to FIGs. 8 to 14. FIGs. 8(a) and 8(b) show a plan view and its equivalent circuit view of a peripheral driving circuit part constituted of peripheral switching transistor groups T_1 , T_2 , T_3 , T_4 . The FIGs. 8(a) and 8(b) show a peripheral driving circuit in the case where the number of drain electrodes of one side for a display part are 16, wherein, the switching transistor groups T_1 , T_2 , T_3 , T_4 which have common gates are provided and drain electrodes D_1 to D_{16} may be selected by selecting source electrodes S_1 to S_4 and common gate electrodes G_1 to G_4 .

FIGs. 9(a) and 9(b) show signal generating circuits to source electrode interconnections S₁, S₂, S₃, S₄ and gate electrode interconnections G₁, G₂, G₃, G₄. In FIG. 9(a), an FF counter(80) conducts a binary count by a clock signal CK which has predetermined width of time. The counter(80) sends upper 2 bits of binary signals(82) and a first decoder(84) outputs its decoder signals S₁, S₂, S₃, S₄. Meanwhile, lower bits of binary signals(86) in the counter(80) are given to a second decoder(88) to generate its decoder signals G₁, G₂, G₃, G₄. Incidentally, in FIG. 9(b), two pairs of shift registers are used in place of the counter and the decoders in FIG. 9(a). First, initial data D is inputted to a first shift register (90) and appears on S₁ in synchronism with a clock signal CK. Then, a second clock signal CK is excited by omitting the initial data D so as to switch an output of the first shift register(90) to S₃, S₄. As to output signals G₁, G₂, G₃, G₄ of a second shift register(92), G₁ is On in an initial condition. The output of the second shift register(92) is

5

10

15

20

switched to G_2 by combination of a carry signal CY of the first shift register(90) and the clock signal CK. The input data signal D to the first shift register(90) generates at every predetermined period, and in this case, it generates at every output of the S_4 . Thus, in FIGs. 9(a) and 9(b), the circuit are constituted of output signals G_1 , G_2 , G_3 , G_4 switching at every circuit scanning S_1 , S_2 , S_3 , S_4 .

Fig. 10 is a time chart of the signals from the driving circuit of FIG. 9(a) or 9(b) and the output signals of the drain electrode interconnections D_1 , D_2 ,... D_{16} of the peripheral switching transistor groups T_1 , T_2 , T_3 , T_4 . As shown in FIG. 6, the source electrode interconnections S_1 , S_2 , S_3 , S_4 are sequentially inputted ON signals when each of the gate electrode interconnections G_1 , G_2 , G_3 , G_4 are ON for a predetermined period. If the S_1 , S_2 , S_3 , S_4 are sequentially scanned every time the gate electrode interconnections G_1 , G_2 , G_3 , G_4 are switched, the drain electrode interconnections D_1 , D_2 ,... D_{16} of the switching transistor groups T_1 , T_2 , T_3 , T_4 output signals sequentially, thus they are available as scanning signals of the address electrodes of the TFTs in the display part.

Meanwhile, for a data signal to a TFT inside the display part, a parallel signal is more favorable than a serial signal. FIGs. 11 and 12 respectively show an image data processing circuit and its time chart using peripheral switching transistor groups relating to the present invention. First, an analogue image signal AD in synchronism with a clock signal CK is stored in a predetermined part of a sample/hold (86) according to an output signal(96) of a shift register(94). Analogue image information(100) stored in the sample/hold(86) is amplified by an analogue driver(102) and generates respective output signals S₁, S₂, S₃, S₄. Meanwhile, output modes of the binary signal(96) are switched to a counter(98) every time ordinary writing to the shift register(94) has finished, and decode output signals G₁, G₂, G₃, G₄ are switched by a decoder(104) of the last stage. By this method, the output signals D₁, D₂,...D₁₆ from the peripheral switching transistor groups T₁, T₂, T₃, T₄ are simultaneously outputted by four with each own amount of analogue information by combining analogue image information signals S₁, S₂, S₃, S₄ and decode signals G₁, G₂, G₃, G₄.

As above, an active matrix image display scanning can be conducted by concurrently working a function of switching transistor groups of an image data side and a function of switching transistor groups of an address scanning side. Namely, as shown in FIG. 13, by letting a parallel

5

10

15

20

output of an image data side make a circuit within a decode output period T of an address scanning side, a displaying operation, the line sequential scanning style of which is transformed can be conducted.

FIG. 14 shows a driving circuit substrate which has IC chips on board by devising an IC connecting point for driving(60) shown in FIG. 1. Image data and scanning signals of external devices are received from I/O terminal parts(92) and an address scanning and an image data processing are conducted at ICs 90,90a,...90h which operate desirably. Thus, an address scanning is operated by switches. A display scanning is conducted by switching transistor groups(94) and switching transistor groups(96) which output image data sequentially. Accordingly, image is displayed at a display part(98).

Note that, in the embodiments of the present invention, peripheral switching transistor groups are provided at an image data side as well as an address scanning side to simplify operations with peripheral driving ICs. Although there are cases where image data writing for a predetermined period is insufficient when storage capacitance is added to pixel cells inside a display part or when amorphous silicon is used as a material for a semiconductor thin film, in these cases, a conventional wire connecting method may be used together without providing switching transistor groups at an image data side.

Meanwhile, although in the embodiments, explained are switching transistor groups as 4, it is, needless to say, effective to apply the present invention to a driving circuit substrate for a display device which needs a considerably large number of terminals for the intended original purpose. Particularly, it is effective when the number of addresses is 500 to 1000, and the number of a data side is 500 to 2000.

4. Brief Description of the Drawings

FIG. 1 is a view showing an embodiment of the present invention, FIGs. 2 to 14 are views to explain the other embodiments of the present invention and FIGs. 15 and 16 are views showing conventional embodiments.

30: Transparent glass substrate, 32, 32a, 32b,...32w: Address electrode interconnections for a display part, 34a, ...34h, 34l,...34s: Peripheral source interconnection terminal parts, 36a,

5

10

15

20

36b,...36h: Peripheral gate interconnections, 38: Through-hole part, 40: Silicon oxide film, 42,42a,...42g: Semiconductor thin films, 44, 44a,...44w: Data electrodes, 46: Drain electrode, 52a, 52b,...52g: Peripheral drain electrodes, 50a, 50b,...50g: Peripheral source electrodes, 53: Pixel electrode, 54: Liquid crystal layer, 56: Transparent conductive film, 60: IC connecting point for driving, 62: TFT, 64a, 64b,...64h: Peripheral substrate, 66: Peripheral drain electrode, 70: IC for data selection, 72: IC switching transistor groups, 76: IC for address selection for data latch, 74: IC for an address driver,

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

5509673

Basic Patent (No, Kind, Date): EP 177247 A2 19860409 < No. of Patents: 006>

ACTIVE MATRIX DISPLAY DEVICE (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO (JP)

Author (Inventor): ICHIKAWA OSAMU C O PATENT DIVI; HIGUCHI TOYOKI C O

PATENT DIVI

Designated States: (National) DE; FR; GB; NL

IPC: *G09G-003/36;

Derwent WPI Acc No: *G 86-095596; Language of Document: English

Patent Family:

Patent No	Kind D	ate Ap	oplic No Kin	id Date		
DE 3585905	C0	19920527	EP 8530677	71 A	19850924	
EP 177247	A2	19860409	EP 8530677	′1 A	19850924	(BASIC)
EP 177247	A3	19880727	EP 8530677	′1 A	19850924	
EP 177247	B1	19920422	EP 8530677	'1 A	19850924	
JP 61080226	A2	19860423	JP 84201529	9 A	19840928	
US 5028916	Α	19910702	US 607750	Α	19901031	

Priority Data (No,Kind,Date):

JP 84201529 A 19840928

US 332424 B1 19890331

US 127554 B1 19871202

US 778085 B1 19850920

?

19日本国特許庁(JP)

⑩特許出額公開

母 公 開 特 許 公 報 (A) 昭61-80226

識別記号 庁内整理番号 @公開 昭和61年(1986) 4月23日 @Int_Cl_4 B-7348-2H G 02 F 1/133 129 D-8205-2H 7436-5C 7436-5C 118 G 09 G 3/20 3/36 審査請求 未請求 発明の数 1 (全14頁)

②発明の名称 アクテイブ・マトリックス駆動装置

②特 願 昭59-201529

20出 願 昭59(1984)9月28日

砂発 眀 者 Ж 餱 川崎市幸区小向東芝町1 株式会社東芝総合研究所内 市 明 靐 川崎市幸区小向東芝町1 株式会社東芝総合研究所内 79発 者 獼

⑪出 願 人 株式会社東芝 川崎市幸区堀川町72番地

四代 理 人 弁理士 則近 憲佑 外1名

明細 料

1. 発明の名称

アクティブ・マトリックス駆動袋値

2. 特許請求の範囲

2) 館記アクティブ・マトリックス部のスイッチ

ング架子はTFT(Thin Film Transistor)からなることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス感動促進。

③ 前記アクティブ・マトリックス部の電極配線はアドレス配線とデータ配線から なること を特徴とする特許請求の範囲 第1項配載のアクティブ・マトリックス駆動装置。

(4) 前記すクティブ・マトリックス部から延設された各配線は前記マクティブ・マトリックス部の電極配線がそのまま延設されたものであることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス駆動装置。

5) 前記 アクティブ・マトリックス部から 延設された各配線は前記 アクティブ・マトリックス部の 電板配線にエラストマー若しくはワイヤボンデングにより 電気的に接続されたものであることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス級動装量。

8) 物配2種の信号により前記処設された各配額・ を選択駆動する複数のスイッチング表子はTPT (Thin Film Transistor) からなることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス感動装置。

(の前記2個の信号により前記延設された各配線 を選択駆動する複数のスイッチング案子は、TMG (Transmittion Qate)チップからなることを特徴とする特許前求の範囲第1項記数のアクティブ・マトックス駆動装置。

8) 前記プロックはTMG(Transmittion Gate) ICからなることを特数とする特許請求の範囲第 7項記載のアクティブ・マトリックス駆動装置。

(9)前記アドレス紀避を駆動するための解 1 他の 電極配線はアドレスセレクト用 I C により選択されることを特徴とする特許請求の範囲第 3 項記載 のアクティブ・マトリックス駆動接機。

(II) 新記 アドレス 記線 を 脳 地 する ため の 年 2 種 の 電 徳 配 線 は アドレスドライ パ 用 I C に より 選択 される ことを 特 様 とする 特許 請求の 範 囲 第 3 項 記 報 の アクティブ・マトリック ス 駆 動 装 置。

(1) 前記アータ配線を図動するための第1種の電

(3)

低消役電力化や低コスト化が可能であるために特 に注目されている。

近年、この被品表示装置の機能性をさらに高めるために薄糠トランジスタによるスイッチング業子をマトリックスアレイに構成したものが開発されている。この方法は、若板上に設けたスイッチングトランジスタマトリックスの各ドットに動像を書類し、このマトリックスアレイの各ドットに対応した位置の液晶構の変化を所足期間保持して画像を作るものである。

このためにスイッチングトランジスタマトリックスアレイを用いた液晶表示装置はほぼ全時間表示となり、見易い画像が得られる。

ところで、スイッチングトランジスタの材料としては結晶、多結晶、アモルファス快速の81。 Cd8e,Te,Cd8 等が用いられる。このなかでも多結晶半導体やアモルファス半導体の複膜技術は、低温プロセスが可能なために、ガラス基級等の比較的低温で取扱うことの必要な基板上にもスイッチングトランジスタのアクティブマトリック 極配線はデータセレクト用I Cにより選択される ととを特徴とする特許請求の範囲第 3 項記収のア クチィブ・マトリックス認効装備。

(12)前記データ配線を駆動するための第2種の観 極配線はデータラッチ用ICにより選択されることを特徴とする特許請求の範囲第3項記載のアクティブ・マトリックス駆動装置。

3. 発明の詳細な説明

[発明の技術分野]

本発明はスイッチング衆子をマトリックス状に配列した表示装置用の駆動装置に係り。 特に間辺 駆動団路を有するアクティブ・マトリックス駆動 装置に関する。

[発明の技術的背景とその問題点]

エレクトロルミネッセンス、発光ダイオード、 プラズマ、笛光表示音、液晶などの表示デバイス は、表示部の得型化が可能であり、計測機器、事 務機器やコンピュータ等の増末表示装置あるいは 特殊な表示装置への用途として要求が高まってい る。これらの表示デバイスの中で液晶表示装置は

(4)

ス素子を形成することができ、低価格で大面積の 扱示装置を実用段階にした。

従来、このようなアクティブ・マトリックスアレイ基板は設示部分のみで解成されており、この 設示部のマトリックスアレイ基板を表示感動する ためには外部に設けた感動自体部分とワイヤボン ディング等により接続していた。

再15図(a), (b)は透過型アクティブマトリックス液晶設示装置に於ける要示部基份と駆動回路 慈 板との一般的な接続方法を示す。

グワイヤ10で接続する。この組立て構造ではICをチップとして用いているがPC板の特徴を生かし、DIPICで構成することもできる。 更にはPC板のかわりに透明ガラス 基板を使えば 収励回路 密板の中央 即の窓開け や保持板を不用とした容易な機造も取入れることができる。

(7)

ン走査の数が多くなるとーライン建査(TFTへのかート電圧印加)に対するデータの構込のテルでは、MTSC方のでは、C方

これらの収動回路は既存のデュアルインラインパッケージ型等のICをPC板上で組上げる特造とする場合には奇数と偶数の譲走査に対し表示部態をある。しかしながら、前途したような表示部を収上にICチップを搭載したような要全体を小形化しようとする場合には複像データ処理回路のICな必要となり、端子の位置が反転した2種類のICな必要となり、

る不良 角生も 起るので表示 失世全体としての生産 性を考しく悪くしていた。

第18回はこれらの斟酌回路の概念的な構成以 を示す。まず外部機器からの極像情報、無度ែ号。 水平田野、クロック信号等の入力信号12がコン トロール回路14亿入力される。このコントロー ル国路 1.4 で作られたクロック官号 1.6 。歯像デ - タ 1 8 a 。 1 8 b は 画像 データ 処理 国路 (ー ラ インメモリ)20a,20bに入力し、また画像 スキャンニング信号22a,22bは線走査回路 2 4 a 。 2 4 b に入力する。 そして 線 走 査 回 略 2 4 a . 2 4 b および個像データ処理回路 20 a , 20 b の各々からの信号が裝示部2に入力されて鹵像を 作り出す。この表示部2内に形成した姿殊案子で レイとしての薄脚トランジスタは応答速度が遅い ため画像データ処理回路 2 0 a , 2 0 b に比較的 高速動作可能なICを用いてーライン分の画像デ ータを記憶し、線定査回路24a。24 b では比 数的違い連度で走査するととのできるいわゆる線 順次走奄を採用している。またこの方法ではライ

(F

I C の生産性やその組立における能率が低下するものであった。 又、周辺駆動回路自体も通常稍受電力を低減する意味で C M O 8 等の L 8 I が用いられるが、 このために必要な I C チップ 数は 2 0 個~5 0 個となり、 稍受電力が増大するばかりでなく アセンブリコストや I C チップ自体のコスト もかかり過ぎる。

ク信号を用いて高速としたり、シフトレジスタに ダミーセルを設けて歩留り向上を図る場合は、 配 練パターンが非常に被翻となり加工精度がさらに 問題となり、また周辺駆動部の回路規模が増大し てしまうという問題も生じる。

尚、直行する行電核及び列電極からなる。いわゆる単純マトリックス型の液晶表示装値に於いては、特調的59-48738分の行電極の選択走査をマルチブレックス化することにより駆動回路を削散する方法があるが、この方法では、例えば16×16(256)面景の場合の表示部と駆動回路部との接続部数は列が256、行が32となってしまい。結局は接続部数を大幅に振らすことができないという問題がある。

また収励回路部に、例えばRAM等のメモリIC やデータセレクターIC。レコーダIC等の結線 を利用することが考えられるが、アクティブ・マトリックス用として安定な世気信号を送り込む駆 動回路が必要であり、またアクティブ・マトリックス部のスイッチング素子に対する電気信号の印

(11)

各プロック部の会てのスイッチング系子に 2 種の信号のうちの一方の信号を供給する 第 1 種の電極能 鍵と、各プロック部のスイッチング 米子 数に対 でして設けられる ブロック部の 1 個のスイッチング 米子に 2 種の信号のうちの 他方の 信号を 供給する 第 2 種の 電極配線と を具備する アクティブ・マトリックス 勤助装置を得るととにある。

(発明の効果)

要示表は用 図 動 回 略 各 仮上の 下 クティブマトリックス要示案子 アレイ の 関 辺 に 以上 の よう な 機 能 を もつスイッチング 無子 辞 を 配 健 する ことに より 多 数 の マトリックス 縄子 が あって も 。 こ れらの 鬼 子 に 与える ための 鬼 気 信号を作る 渠 被 回路 の 放 を 少 な く する こと が できる。 従って 私 切の た め の 消 登 値力 が 少 な く な る ば か り で な く ボンディング 等 の 接 続 億 所 が 大 幅 に 削 減 で きる。

また。表示部マトリックスアレイのスイッチング条子より相なパターンでよいのでこのために高 歩留りが得られる。さらには要示部の間積に比べ 間辺の心動回路のアセンブリ面値は小さくできる 加量を多くでき且つ選択駆動が高速な駆動装置が 必要とされるのである。

(発明の目的)

本発明は上記したようなアクティブマトリックスアレイの表示部と、この表示部を駆動する周辺駆動回路の組合せに厳し、表示部のマトリックスアレイの製造が留りを低下させることなく、かつ小数の駆動用ICで多数の表示部マトリックスアレイ帽子を駆動することのできる表示装置用駆動装置を提供することを目的とする。

(発明の概要)

本発明はスイッチング素子とこのスイッチング 来子を駆動する電極配線とがマトリックス状化 かられたアクティブ・マトリックス部と、Cの形象 からにおけられ2種の信号により延設された を配線を選択駆動する複数のスイッチング素子が複数のがスイッチング素子が複数のがある。 するでとに区分された複数のブロック部と、Cの複数の各ブロック部ととに と、Cの複数の各ブロック部ととに と、Cの複数の各ブロック部ととに と

(12)

など大幅な生産性の向上および奥袋設計上の自由 度の拡大を図ったアクティブ・マトリックス駆動 回路基板を得ることができる。

また本発明による周辺駆動団路の選択駆動は各 スイッチング素子群(ブロック)だとに行なうこ とができるのでエクティブ・マトリックス部の選 択駆動を高速に行なうことができる。

(発明の実施例)

以下本発明の実施例を明1 図乃至第1 4 図を参照して説明する。先ず明1 図は本発明の一笑施例を用いた表示接近用級動回路兼仮の平面図であり、第2 図(a)。(b)。(c)は第1 図に示す表示接触用級動回路兼仮の中央領域を占める表示部の特価回路の中央領域を占める表示部の例は表示鍵度用駆動回路を被の関づある。本実施例で示す表示装置用駆動回路を仮は、透明ガラス特仮(30)上に表示部用のエドレス電流(32)。(32 a)。(32 b)。…(32 w) 周辺戦動回路部用の周辺ソース配線場子部(34 a)。…(34 h)。(34 1)。…(34 a)

及び間辺ゲート配線 (36a),(36h),…(36h) が形 成されており、さらにスルーホール部(38)を有す るシリコン般化験(40)が形成されている。 佐奴表 示郡のシリコン酸化膜 (40) 上にはアドレス 幅極 (324)。(32b)。…(32w) 形訳師に対応して、また舊板 匍辺部のシリコン酸化灰(40)上には周辺ゲート配 線(36a),(36b)…(36b)形成部に対応して失々 例えばアモルファスシリコンからなる風状パター ンの半導体複製(42a),(42b),…(42g)が設けられて いる。 善仮表示部の半導体 禅順(42)の一端部には データ単板(44),(44a),…(44w)が、仙端部にはドレ イン環で(46)が設炭形成されておりスイッチング 素子を排成している。基仮周辺部の半導体存額(42a) .….(42g)の一端部には周辺ソース電極 (50a). … (50g)が、他幽部には周辺ドレイン電板 (52a).… (52g)が接続形成されており、さらに関辺ソース 電極(50g),…,(50g)の一部はスルーホール部(38) を介して周辺ソース配線端子邸(34a),(34b),… (34b) に展続され、周辺ドレイン関係(52a);(52g) の一部はスルーホール部 (38) を介して 表示部のア

05)

Vapour Deposition) 法により約3000Åを付着し、PBP技術により島状パターンの半導体様質(42a).(42b).…(42g) を形成する。

次に約3000 A の I T O からなる透明等 能体質を付好し、P B P 技術でパターン化して商業電極 (53)を作る。そして次に約500 A の M o と約1 A m の T か i ニウムをスパッタ法あるいは 蒸着により 機優し F 2 層の パターンとなる表示部内 ドレイン 電磁 (46)。データ電磁 (44)。(44a)。(44b)。…(44w) 刷辺ドレイン 電磁 (52)。(52a)。…(52g)。 別辺ソース電極 (50)。(50a)。(50b)。…(50g) および 駆動用 I C 接続部 (60) を形成して 表示 部内の T F T (62) および 朗辺スイッチングトランジスタ 辞 (64a)。(64b)。…(64b) を完成する。

第 1 図乃至第 3 図で示すように表示部内TFT (62) を走るTドレス 威感 (32), (32 a), (32 b)…(32 w) が第 1 骨となっており、周辺ドレイン 電極 (52), (52 a), (52 b),…(52 g) の 第 2 電との 接続のためにシリコン 敏化 取 (40) の絶縁 麻に開孔を施こしスルーホール 即 (38) を設けることが必要であるが、表示

ドレス電極(32m),…,(32w) に接続されている。 とのような表示装置用販動回路装板を被晶表示装 腰に用いる場合は、解2図向に示す如く、ドレイ ン電板(46)に、例えばITO(liadium Thia Oxide)からなる面景電極(53)を接続形成し、さ らに透明ガラス装板(30)の表示部領域上に般晶體 (54)を介して、例えばITOからなる透明導電艇 (56)か内側一面に形成された透明の対向装板(58) を設ければ良い。

06

部内TFT (62) を走るデータ 電極 (44) (44a) (44b) …(44w) と関辺ドレイン 電低 (66) とに於いてはスルーホール部を必要としない。

周辺スイッチングトランジスタ群 (64a).(64b)。(64c)。…(64h)のソース電液部を共通に接続する周辺ソース配線端子部 (34z)。(34b)。…(34h)。(34l)。…(34s)及びゲート配線部 (36a)。(36b)。…(36h)の機部には駆動用IC 突続部 (60)は、 駆動回路基板 (30)外部に設けられた駆動回路部 (図示せず)とワイヤベンディング或いは運電性ゴムの圧接等により接続され所望の電気信号が与えられるために設けられている。

以上のようにして構成された製示機量用級動図 路差板では、関辺区動倒路部のゲート電極配線 (36a) (36d) と関辺ソース配験場子部(34a) (34h) により周辺トランジスタ群(64a) (64d) をON して製示部のアドレス電極(32a) (32w) を選択する。同様に関辺区動回路部のゲート電極配線(36e) (36h)と周辺ソース配線端子部(341) (34x)により周辺トランジスタ群(64e) (64h) をON して表 示部のデータ電極(44a)、…(44w)を選択する。第2回に示すような液晶表示装度に用いた場合は上記のような表示部のアドレス電値(32a)、…(32w)及びデータ電極(44a)、…(44w)の選択によりさらに表示部内のTPT (62) を選択し、各TFT (62) に対応した面素電極(48) に電圧を印加して液晶腫(54) を駆動させる。このようにマトリックス状に配置された面景電極(48)の選択の組合せにより任意の表示像を映し出すことができる。

尚、上配実施例では、周辺越知回路部にセレクタ・ドライバ等の越勤回路部を設けてはいないが、 第4 図に示すように周辺越勤回路部にデータセレクト用IC (70)、データラッチ用IC (72)やアドレスドライバ用IC (74)、アドレスセレクト用IC (72)を搭載することもできる。

すなわち本希明によればアクティブ・マトリックス部の各辺に対応してセレクト用ICとラッチ用IC若しくはドライバ用ICとセレクト用ICを1個ずつ設ければ良く、従って従来のシフトレジスタを用いた場合のように各データ若しくは各

QD

第9図句,的はソース電極記録 81.82.83。84と、ゲート電極記録 G1.G2.G3.G4 への信号発生回路を示している。 解9図例において所定の時間概をもつクロック信号 CKにより FFカウンタ (80) がパイナリカウントする。 このカウンタ (80) より上位 2 ピットのパイナリ 信号(82)を受けて第1のデロンダ (84)でそのデコーダ信号81.82、S3.S4を出力する。 またカウンタ (80)の下位・ビタトのパイナリ 信号 (86) は第2のデコーダ (88) に与えられそのデコーダ (68) に与えられそのデコーダ (68) に アドレスラインに対応してラッチ機能或いは増幅 機能を持たせる必要がなく大幅に回路規模を縮小 することができる。

また本語男によればアクティブマトリックス 駆動回路基板と直像情報源となる外部機器との配線 級統数を一挙に少なくできる利点がある。

次に本発明の動作を第8図乃至第14図を参照

(20)

G2,G3,G4を作り出す。又、舞9図向にお いては係9凶回のカウンメとアコーダに替えて2 組のシフトレジスヌを用いたものである。まず、 初期デーメDが第1のシフトレジスタ(90)に入 力され、クロッタ信号CKに同期して81に現わ れる。この波初期データDをなくしてクロック信 身CKの2個目を勘起して 暮1のシフト レジスタ (90)の出力を82に移行する。同様にクロック信 身CKを3個 ,4個と送り第1のシフトレジスタ (90) の出力を53 , 8 4 と移す。 年 2 のシフトレ ジスタ (92) の出力信号 (31. (32. (33. (34 は 初期状態でG1かONとなっている。そうして無 1のシフトレジスタ (90)のキャリー信号CYとク ロック信号CKの組合せで祭2のシフトレジス々 (92)の出力がシフトしほ2に移行する。 第1 のシ フトレジスタ (90) への入力デーメ 信号 D は所足期 間ごとに発生しこの場合では84の出力ごとに発 生するようになっている。このように乗り図る。 6)では、81,82,83,84の一窓走査ごと にG1、G2、G3、G4の出力信号が切換わる

回路模成となっている。

解10回は第9回回取いはのの駆動回路からの 信号と罪8回回。のの問辺スイッチングトランジスタ群T1,T2,T3,T4のドレイン運配 級D1.D2,一D16の出力信号タイムチャートである。無6回に示すように各ゲート電極の G1.G2.G3,G4が所足期間ON状態超の 会ソース 电極配線 S1.82.S3,84には顧 次ONの信号が入力される。そしてゲート電配 線G1.G2,G3.G4の切り換えごとに81, 82,83,84を順次定立すればスイッチング トランジスタ群T1,T2,T3,T4のドレイ ンとので表示部内TFTのTドレス電極の建造信 会として利用できる

一方表示部内下ド下へのデータ信号はシリアルな信号よりもパラレル信号が望ましい。 第11 図及び第1 2 図は本発明にかかわる間辺スイッチングトランジスタ群を用いた画像データ処理回路とそのタイムチャートである。まず、クロック信号

(23)

アクティブマトリックス 画像表示 走査が 可能となる。 すなわち、 第13 図に示すように、 アドレス 走査側のひとつのデコード出力期間 T 内に 画像データ 側のパラレル出力を一巡させることにより 級 順次 走査方式を変形した表示動作を行うことができる。

第14 図は第1図で示す収動用IC接続部(60)を工夫しICチャブを搭載した駆動回路基板を示す。入出力端子部(92)から外部機器の画像データおよび走在信号を受け、所変動作のIC90.90a. ….901でアドレス走査および画像データ処理が行なわれる。そうしてアドレス走査をスイッチ動作させる。スイッチングトランジスタ群(94)と、団像データを順次出力するスイッチングトランジスタ群(96)により要示走査が行なわれ表示値(98)により画像が映し出される。

尚、本発明の実施例ではアドレス患を倒だけに 限らず画像データ側にも関辺スイッチングトラン ジスタ排を設けて周辺級動用 I C との簡略化を図 次によるが、表示部内の画案セルに書標容量を加 CKに何期したアナログ画像信号ADがシフトレ ジスタ (94) の出力信号 (96) に従ってサンブルホー ルド (86) の所足箇所に終えられる。 サンブルホー ルド (98) に寄えられたアナログ画像情報 (100) は、 アナログドライベー(102)によって増幅されそれ Pれの出力信号81,82,83,84を作る。 ーガシフトレジスタ (94) への一通りの背き込み終 了どとにパイナリ信号 (96) の出力モードをカウン ょ (98) に切換え、終敗のアコーダ (104) によりデ コード出力信号は1.62,63,64を切り換 える。このようにすればアナログ画像情報世号 81,82,83,84とデコード信号G1,02, G3.G4の組合せで周辺スイッチングトランジ スタ餅T1,T2.T3,T4からの出力信号 D 1 . D 2. ··· D 1 6 が 4 木単位で同時にかつそれ ぞれ独自のアナログ情報量を持って出力されると と化なる。

このように画像データ側のスイッチングトラン ジスタ群の働きと、アドレス走査側のスイッチン フランジスタ群の働きを連動させることにより

20

えたり、半導体準度の材料としてアモルファスシリコンを使ったものでは所定時間での画像データ 書込みが不充分となることがあるがこのような場合は画像データ頭にはスイッチングトランジスタ 群を散けずに従来の結蹊方法と併用してもよい。


また、英施機ではスイッチングトランジスタ群を4個として説明しているが本来の目的では低めて多くの端子を必要とする表示契度用駆動回路を仮として有効であることは言うまでもなくアドレス数が500~1000本、また、データ関も500~2000本と言った場合に効果的となる。


4. 図面の簡単な説明


30… 適明ガラスを仮、32,32a,32b,… 32w… 表示部用アドレス世代配線、34a,…34b 341.…34s… 尚辺ソース配線端子部、36a, 36b,…36b… 周辺ゲート配線、38… スルーホ ール部、40…シリコン酸化物、42.42a,…
42g… 学導体神経、44.44a,…44w…データ d. 後、46…ドレイン電極、50a,50b.…50g…
因辺ソース電性、52a,52b,…52g… 間辺ドレイン電便、53… 固無電低、54… 故晶偏、56… 立明神電膜、58…対向基板、60… 駆動用IC 接続部、62… TFT、64a,64b,…64h…
周辺スイッチングトランジスタ群、66… 関辺ドレイン電低、70…データセレクト用IC、72…データラッチ用IC、74… Tドレスドライバ用IC、76… Tドレスセレクト用IC。


代學人弁理士 則 近 憲 佑(ほか1名)

(27)












50 S


Ś







篮 兒 図







第 9 図























第 16 図

